Afgeleide poorten. Nand. And: De uitgang van een and-poort is 1



Dovnload 88.06 Kb.
Datum20.08.2016
Grootte88.06 Kb.

Verslaggever: Klas:

Collega:


Afgeleide poorten.
NAND.
AND: De uitgang van een AND-poort is 1 indien ALLE ingangen van de poort 1 zijn.

NAND: De uitgang van een NAND-poort is 0 indien ALLE ingangen van de poort 1 zijn of

een 0 op de ingang stuurt de uitgang hoog 1.


74xx00 en 4011 : 4 x 2-input NAND gate.

74xx10 en 4023 : 3 x 3-input NAND gate.

74xx20 en 4012 : 2 x 4-input NAND gate.

74xx30 en 4068 : 1 x 8-input NAND gate.

74xx134 : 1 x 12-input NAND gate.

74xx133 : 1 x 13-input NAND gate.
Voor een 74xx10 geldt:


NOR.
OR: De uitgang van een OR-poort is 1 indien MINSTENS EEN ingang van de poort 1 is.

NOR: De uitgang van een NOR-poort is 0 indien MINSTENS EEN ingang van de poort 1 is of

een 1 op de ingang stuurt de uitgang laag 0.


74xx02 en 4001 : 4 x 2-input NOR gate.

74xx27 en 4025 : 3 x 3-input NOR gate.

74xx25 en 4002 : 2 x 4-input NOR gate.

74xx260 : 2 x 5-input NOR gate.

4078 : 1 x 8-input NOR gate.


Voor een 74xx27 geldt:

EXOR.
De uitgang van een EXOR-poort is 1 indien JUIST EEN van de ingangen 1 is.

74xx86 en 4070 : 4 x 2-input EXOR gate.




Voor een 74xx86 geldt:




EXNOR.
De uitgang van een EXNOR-poort is 1 zodra beide ingangen hetzelfde logisch niveau kennen.

74xx810 en 4077 : 4 x 2-input EXNOR gate.


Voor een 74xx810 geldt:

Oef1 Vervolledig onderstaande waarheidstabellen.

C

B

A

F1

F2

F3

F4

F5

F6

0

0

0

 

 

 

 

 

 

0

0

1

 

 

 

 

 

 

0

1

0

 

 

 

 

 

 

0

1

1

 

 

 

 

 

 

1

0

0

 

 

 

 

 

 

1

0

1

 

 

 

 

 

 

1

1

0

 

 

 

 

 

 

1

1

1

 

 

 

 

 

 


Oef 2 Het schema als gegeven.


C

B

A

X

Y

F1

0

0

0

 

 

 

0

0

1

 

 

 

0

1

0

 

 

 

0

1

1

 

 

 

1

0

0

 

 

 

1

0

1

 

 

 

1

1

0

 

 

 

1

1

1

 

 

 

*Vervolledig de waarheidstabel die de vergelijking van F1 weergeeft.

*Stel de logische vergelijking op. (Gebruik voor een invertor /)

F1 = ………………………………………………….

*Bouw het schema op een prikbord en controleer de werking aan de hand van de waarheidstabel.
Werking: ok *
Niet ok * omdat:
* doorstreep wat niet van toepassing is

*Ontwerp het schema in logic works en controleer de waarheidstabel.


Schema + tijdsdiagram:

*Vervolledig het tijdsdiagram met de tekentool voor oef 2.


X …………………………………………………………………


Y …………………………………………………………………
F1 ………………………………………………………………..

Oef 3 De logische functie als gegeven.


C

B

A

 

 

 

 

 

 

F2

0

0

0

 

 

 

 

 

 

 

0

0

1

 

 

 

 

 

 

 

0

1

0

 

 

 

 

 

 

 

0

1

1

 

 

 

 

 

 

 

1

0

0

 

 

 

 

 

 

 

1

0

1

 

 

 

 

 

 

 

1

1

0

 

 

 

 

 

 

 

1

1

1

 

 

 

 

 

 

 

*Teken het schema (enkel met NAND- en NOR-poorten!) met logic works en controleer de werking aan de hand van de waarheidstabel.


Tijdsdiagram vanuit logic works:

Bouw het schema op een prikbord. Gebruik hiervoor enkel nand, nor en invertorpoorten.

Controleer de werking aan de hand van de waarheidstabel.

Werking: ok *
Niet ok * omdat:
* doorstreep wat niet van toepassing is

Vervolledig onderstaand tijdsdiagram met de tekentool aan de hand van oef 3.



F2 …………………………………………………………………


Besluit:






De database wordt beschermd door het auteursrecht ©opleid.info 2017
stuur bericht

    Hoofdpagina